Étude et modélisation compacte d’un transistor MOS SOI double-grille

Étude et modélisation compacte d’un transistor MOS SOI double-grille dédié à la conception Nous proposons un modèle compact du transistor MOS double-grille silicium sur isolant (SOI) en mode de fonctionnement symétrique. Le modèle est basé sur le formalisme EKV et offre les caractéristiques suivantes : une expression analytique simple décrivant le comportement statique et dynamique du dispositif, des relations « directes » entre charges– tensions et tensions–courant, une méthode de calcul numérique robuste et rapide, une implémentation aisée du modèle dans un langage de haut niveau tel que VHDL-AMS permettant ainsi une simulation rapide et précise des caractéristiques électriques. Le modèle prend en compte non seulement les effets de petites géométries tels que l’abaissement de la barrière de potentiel induit par le drain, le partage de charge, la dégradation de la pente sous le seuil ainsi que la réduction de la mobilité des porteurs, mais également les effets dynamiques extrinsèques. Il a été validé pour des dispositifs de longueur de canal de 60nm. Sa validation a été effectuée par comparaison de ses résultats avec ceux obtenus sur le simulateur de composants Atlas/SILVACO.